## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yasuhiro HAYASHI, et al.			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	CONTROLLER FOR AN OPTICAL DISK DRIVE, SEMICONDUCTOR INTEGRATED CIRCUIT AND OPTICAL DISK DRIVE				
REQUEST FOR PRIORITY					
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313					
SIR:					
☐ Full benefit of the filing date of U.S. provisions of 35 U.S.C. §120.		. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): <u>Application No.</u> <u>Date Filed</u>					
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan		<u>APPLICATION NUMBER</u> 2002-256144		MONTH/DAY/YEAR August 30, 2002	
Certified copies of the corresponding Convention Application(s)  are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
were filed in prior application Serial No. filed					
□ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
are submitted herewith					
□ will be submitted prior to payment of the Final Fee					
		Respectfully Submitted,			
		OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.			
22850			Marvin J. Spivak		
			Registrati	on No. 24,913	

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

C. Irvin McClelland Registration Number 21,124

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出願番号

Application Number:

特願2002-256144

[ ST.10/C ]:

[JP2002-256144]

出 願 人 Applicant(s):

株式会社東芝

2003年 2月14日

特許庁長官 Commissioner, Japan Patent Office



## 特2002-256144

【書類名】

特許願

【整理番号】

ASB026048

【提出日】

平成14年 8月30日

【あて先】

特許庁長官殿

【国際特許分類】

G11B 20/10

G11B 20/14

【発明の名称】

記録制御回路、光ディスク装置及び半導体集積回路

【請求項の数】

10

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

林 泰弘

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

宮野 祐一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】 03-3504-3075

【選任した代理人】

【識別番号】 100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

# 特2002-256144

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 記録制御回路、光ディスク装置及び半導体集積回路

【特許請求の範囲】

【請求項1】 記録クロックに基づいて記録データを変調し、光ディスク上 に記録するデータのアドレス情報を出力する変調回路と、

前記光ディスクから検出されるプリピット信号からプリピットクロックを生成 するプリピットデコーダと、

前記アドレス情報及び前記プリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記記録クロックを制御する判定 回路

とを備えることを特徴とする記録制御回路。

【請求項2】 前記光ディスクから検出されるウォブル信号からウォブルクロックを生成するウォブルPLL回路と、

前記記録クロックを生成する記録クロック生成回路

とを更に備えることを特徴とする請求項1に記載の記録制御回路。

【請求項3】 前記変調回路は、セクター間隔のパルスであるセクターパルスを更に出力し、

前記判定回路は、前記アドレス情報、前記プリピットクロック及び前記セクターパルスに基づいて、規格通りの記録が行われているか否か判定することを特徴とする請求項1に記載の記録制御回路。

【請求項4】 前記変調回路は、

前記ウォブルクロックを入力するウォブルカウント回路と、

該ウォブルカウント回路が出力するセクター同期信号を入力するタイミング制 御回路と、

該タイミング制御回路がイネーブル端子に接続され、前記記録クロックをカウントするエンコードアドレスカウンタ回路

とを備えることを特徴とする請求項2又は3に記載の記録制御回路。

【請求項5】 前記判定回路は、

前記プリピットデコーダをクロック入力端子に接続し、前記エンコードアドレ

スカウンタ回路を入力側に接続したアドレスレジスタと、

該アドレスレジスタの出力側に入力側を接続したデコーダと、

該デコーダの出力側に入力側を接続したウィンドウ回路と、

前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ回路の出力側に入力側を接続した分周補正値レジスタ

とを備えることを特徴とする請求項4に記載の記録制御回路。

【請求項6】 前記判定回路は、

前記ウォブルカウント回路をクロック入力端子に接続し、前記エンコードアド レスカウンタ回路を入力側に接続したアドレスレジスタと、

該アドレスレジスタの出力側に入力側を接続したデコーダと、

該デコーダの出力側に入力側を接続したウィンドウ回路と、

前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ回路の出力側に入力側を接続した分周補正値レジスタ

とを備えることを特徴とする請求項4に記載の記録制御回路。

【請求項7】 前記判定回路は、

前記エンコードアドレスカウンタ回路をそれぞれの入力側に接続し、前記プリピットデコーダ及び前記ウォブルカウント回路をそれぞれのクロック入力端子に接続した第1及び第2のアドレスレジスタと、

前記第1及び第2のアドレスレジスタの出力側をそれぞれの入力側に接続した 第1及び第2のデコーダと、

前記第1及び第2のデコーダの出力側をそれぞれの入力側に接続した第1及び 第2のウィンドウ回路と、

前記第1及び第2のウィンドウ回路の出力を入力するウィンドウ判定回路と、

前記タイミング制御回路をイネーブル端子に接続し、前記ウィンドウ判定回路 の出力側に入力側を接続した分周補正値レジスタ

とを備えることを特徴とする請求項4に記載の記録制御回路。

【請求項8】 前記記録クロック生成回路は、

分周信号を出力する分周設定レジスタと、

該分周設定レジスタが一方の入力に接続され、前記分周補正値レジスタが他方

の入力に接続された加算器と、

該加算器に接続され、前記記録クロックを出力するPLL回路

とを備えることを特徴とする請求項5~7のいずれか1項に記載の記録制御回路。

【請求項9】 半導体チップと、

該半導体チップ上に集積化され、記録クロックに基づいて記録データを変調し 、光ディスク上に記録するデータのアドレス情報を出力する変調回路と、

前記半導体チップ上に集積化され、プリピット信号からプリピットクロックを 生成するプリピットデコーダと、

前記半導体チップ上に集積化され、前記アドレス情報及び前記プリピットクロックに基づき、規格通りの記録が行われているか否か判定し、前記記録クロックを制御する判定回路

とを備えることを特徴とする半導体集積回路。

【請求項10】 光ディスクと、

該光ディスクにレーザ光を照射して反射光を読み取るピックアップと、

該ピックアップに対して再生又は記録に必要な信号処理を行う信号処理回路と

前記ピックアップから得られるプリピット信号及びウォブル信号に基づき、位相特性により、規格通りの記録が行われているか否かを判定し、前記信号処理回路が出力する記録信号を制御する記録制御回路と、

前記ピックアップから得られるエラー信号に基づいて前記ピックアップの動作 を制御するサーボ制御回路

とを備えることを特徴とする光ディスク装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は光ディスク装置に関し、特に、記録時に使用される記録制御回路、この記録制御回路を同一半導体基板上に集積化した半導体集積回路に関する。

[0002]

## 【従来の技術】

記録可能なCDとしてCD-R/RWがある。また、CD-R/RWと比して大容量記録可能な光ディスクとしてDVD-R/RW及びDVD+R/RWがある。CD-R/RW、DVD-R/RW及びDVD+R/RWには、図14(b)に示すように、図13に示すピックアップ12をガイドする為のグルーブ102と呼ばれる案内溝がプリフォーマットされている。グルーブ102は、図14(a)に示すように、ウォブルといって半径方向に僅かに蛇行している。図14(a)及び(b)に示すようなトラック構造をウォブルドランドグルーブという。特に、DVD-R/RWには、図14(b)に示すランド101において、図14(c)に示すように、プリピット104というピットが刻まれている。

## [0003]

従来のDVD-R/RWドライブは、図13に示すような構成となっている。 マトリクスアンプ15は、図15(a)及び(b)に示すようなウォブル信号及 びプリピット信号を出力する。プリピット信号は、図13に示すプリピットデコ ーダ27に入力される。マトリクスアンプ15が出力するRF信号は、再生時に おいては、復調回路18、エラー訂正回路19及び訂正RAM20、データバッ ファ回路21及びデータバッファRAM22を介してホストコンピュータ75に 出力される。一方、記録時においては、ホストコンピュータ75からの記録デー タが、データバッファ回路21及びデータバッファRAM22、パリティ生成回 路23を介して変調回路24に入力される。変調回路24は、パリティが付加さ れた記録データに変調を施して変調信号を生成し、変調信号をレーザ駆動回路2 5に出力する。レーザ駆動回路25は記録レーザを駆動して光ディスク11に記 録データを書き込む。エラー訂正回路19、データバッファ回路21及びパリテ イ生成回路23は、信号処理クロックPLL32が出力するクロックと同期して 動作する。変調回路24は、記録クロック生成回路30が生成する記録クロック と同期して動作する。記録クロックは、ウォブルPLL回路26が出力するウォ ブルクロックに基づいて、記録クロック生成回路30により生成される。マトリ クスアンプ15が出力するサーボ系のエラー信号は、サーボ制御回路16、ドラ イブ回路17を介して送りモータ14、ピックアップ12内部のトラッキングア

クチュエータ及びフォーカスアクチュエータを駆動する。

[0004]

記録時においては、図16に示すように、光ディスク11上の記録済みデータに新たな記録データを書き込む必要が生じる。記録済みデータの終点と新たに記録するデータの始点とは、±1バイト以内の精度で一致することが規格上定められている。また図15(b)に示すように、記録シンクの信号区間はローレベルが14T、ハイレベルが4T、または、ハイレベルが14T、ローレベルが4Tで識別される。光ディスク11のプリピットと記録シンクの14Tの期間の中心とを一致させることが規格上定められている。このような追加書き込みを行う場合、ウォブル信号より得られるウォブルクロックに基づいて新たな記録データを記録する方法(以下において「第1の従来技術」という。)がある。また、記録済みのデータから得られるRF信号を基準に新たな記録データを記録する方法(以下において「第2の従来技術」という。)がある。

[0005]

## 【発明が解決しようとする課題】

DVDドライブにおいては、図14(c)に示すように、ビームスポットの大きさに対してトラックピッチが狭く、トラック間クロストークが多い。その為、マトリクスアンプ15から出力されたウォブル信号が、隣接トラックのウォブルによってAM変調やFM変調を受ける。ウォブル信号がAM変調やFM変調を受けると、この影響が記録クロックにも現れる。プリピット信号の位相は、図15(b)に示すように、ウォブル信号のように変調を受けない。このウォブル変調によるウォブル信号のぶれはチャネルビットに換算すると±16~20チャネルビット分に相当する。よって、第1の従来技術においては、ウォブルを基準に生成された記録クロックで変調される記録データの記録シンクとプリピットの位相とを一定に保つことが難しいという問題があった。更に、光ディスク11上に既に記録されているデータに規格とのずれが生じている場合、ずれたデータを無視して規格に定められたプリピットやウォブルに従って次のデータを記録すると、以前記録されたデータなどを壊してしまう可能性が高いという問題があった。

[0006]

第2の従来技術においては、光ディスク11上の記録済みデータに規格とのずれが生じている場合、新たに記録したデータはプリピットやウォブルからずれたまま記録されてしまうという問題があった。よって、第2の従来技術においても、記録スタート位置が本来のリンク位置から大きくずれている場合、規格通りに記録を行うことは困難であった。

[0007]

上記問題点を鑑み、本発明は、記録スタート位置が本来のリンク位置から大きくずれていても本来の規格で定められたデータ位置に記録可能な記録制御回路、 光ディスク装置及び半導体集積回路を提供することを目的とする。

[0008]

【課題を解決するための手段】

上記目的を達成する為に、本発明の第1の特徴は、(イ)記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路;(ロ)光ディスクから検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ;(ハ)アドレス情報及びプリピットクロックに基づき、規格通りの記録が行われているか否か位相特性を生成して判定し、記録クロックを制御する判定回路を備える記録制御回路であることを要旨とする。

[0009]

第1の特徴に係る記録制御回路によれば、記録済みデータを基準に新たなデータを記録した場合においても、記録動作の過程でプリピット信号やウォブル信号に基づいて規格通りに記録データを記録することが出来る。即ち、記録するべきデータと同期をとりながら変調信号を出力することが可能となる。この結果、光ディスク上に記録されたデータに新たにデータを記録する場合、精度良く新たなデータを書きつなぐことが出来る。

[0010]

本発明の第2の特徴は、(イ) 半導体チップ;(ロ) 半導体チップ上に集積化され、記録クロックに基づいて記録データを変調し、光ディスク上に記録するデータのアドレス情報を出力する変調回路;(ハ) 半導体チップ上に集積化され、

プリピット信号からプリピットクロックを生成するプリピットデコーダ; (ホ) 半導体チップ上に集積化され、アドレス情報及びプリピットクロックに基づき、 規格通りの記録が行われているか否か判定し、記録クロックを制御する判定回路 を備える半導体集積回路であることを要旨とする。

#### [0011]

第2の特徴に係る半導体集積回路によれば、光ディスク装置の小型化・軽量化 を実現することが出来る。

#### [0012]

本発明の第3の特徴は、(イ)光ディスク;(ロ)光ディスクにレーザ光を照射して反射光を読み取るピックアップ;(ハ)ピックアップに対して再生又は記録に必要な信号処理を行う信号処理回路;(二)ピックアップから得られるプリピット信号及びウォブル信号に基づき、位相特性により規格通りの記録が行われているか否か判定し、信号処理回路が出力する記録信号を制御する記録制御回路;(ホ)ピックアップから得られるエラー信号に基づいてピックアップの動作を制御するサーボ制御回路を備える光ディスク装置であることを要旨とする。

#### [0013]

第3の特徴に係る光ディスク装置によれば、既に記録されたデータが規格からずれていても、記録動作を行いながら規格通りの記録を行うことが出来る。

#### [0014]

#### 【発明の実施の形態】

以下、図面を参照して本発明の第1及び第2の実施の形態を説明する。以下の 図面の記載において、同一又は類似の部分には同一又は類似の記号を付している

## [0015]

#### (第1の実施の形態)

本発明の第1の実施の形態に係る光ディスク装置は、図1に示すように、光ディスク11、光ディスク11にレーザ光を照射して反射光を読み取るピックアップ12、ピックアップ12に対して再生又は記録に必要な信号処理を行う信号処理回路83a、ピックアップ12から得られるプリピット信号及びウォブル信号

に基づいて記録信号に変調を施す記録制御回路 7 1 a、ピックアップ1 2 から得られるエラー信号に基づいてピックアップ1 2 の動作を制御するサーボ制御回路 1 6を備える。更に、図1に示すように、光ディスク1 1 を駆動するディスクモータ 7 1、記録信号に基づいてピックアップ1 2 のレーザを駆動するレーザ駆動 回路 2 5、ディスクモータ 7 1 の回転を制御するディスクモータ制御回路 2 9 を備える。尚、ピックアップ1 2 の内部の光ディテクタは、A、B、C及びD面に 4 分割されている。

## [0016]

記録制御回路71 a は、図1に示すように、記録クロックに基づいて記録データを変調し、光ディスクに記録するデータのアドレス情報を出力する変調回路24 a、光ディスク11から検出されるプリピット信号からプリピットクロックを生成するプリピットデコーダ27 a、アドレス情報及びプリピットクロックに基づき、位相特性により、規格通りの記録が行われているか否かを判定し、記録クロックを制御する判定回路33 aを備える。更に、記録制御回路71 a は、ウォブル信号に基づいてウォブルクロックを生成するウォブルPLL回路26 a、ウォブルクロックに基づいて記録クロックを生成する記録クロック生成回路30 a を備える。尚、プリピット信号及びウォブル信号は、光ディスク11からマトリクスアンプ15を介して出力される。

#### [0017]

変調回路24 a は、図2に示すように、ウォブルクロックを入力するウォブルカウント回路57a、ウォブルカウント回路57aが出力するセクター同期信号を入力するタイミング制御回路58a、タイミング制御回路58aをイネーブル端子ENに接続し、記録クロック生成回路30aが出力する記録クロックを力ウントするエンコードアドレスカウンタ回路40aを備える。また、タイミング制御回路58aには、図1に示す復調回路18が出力する再生同期信号が入力される。エンコードアドレスカウンタ回路40aが出力する変調制御信号は、変調回路24aの動作の基準クロックであるビットクロックを制御する。尚、記録データはロジカルIDというアドレス情報を有している。

#### [0018]

プリピットデコーダ27aは、プリピット信号を波形整形してプリピットクロックを出力するプリピットスライス回路41を備える。また、プリピットデコーダ27aは、マトリクスアンプ15が出力するプリピット信号とウォブルPLL回路26aが出力するウォブルクロックとから光ディスク11上のアドレス位置をデコードする。プリピットデコーダ27aが出力する光ディスク11上の物理アドレス情報は、変調回路24aに入力される。

#### [0019]

判定回路33aは、図2に示すように、プリピットデコーダ27aがクロック 入力端子CKに接続され、変調回路24aが入力側に接続されたアドレスレジス タ42 a、アドレスレジスタ42 aの出力側が入力側に接続されたデコーダ43 a、デコーダ43aの出力側に入力側を接続したウィンドウ回路44a、タイミ ング制御回路58aがイネーブル端子ENに接続され、ウィンドウ回路44aの 出力側に入力側を接続した分周補正値レジスタ49aを備える。デコーダ43a は、アドレスレジスタ42aが出力するラッチ信号から位相特性を生成する。ウ インドウ回路44aは、デコーダ43aが出力する位相特性とウィンドウ値とを 特定のタイミングで比較する。ウィンドウ回路44aには、正のウィンドウ値( WD1P)及び負のウィンドウ値(WD1M)が設定されている。そして、ウィ ンドウ回路44aは、位相特性が、正のウィンドウ値よりも大きい値か、負のウ インドウ値よりも小さい値か、負のウィンドウ値以上且つ正のウィンドウ値以下 の値かの3パターンのいずれに該当するかを判断する。デコーダ43aが出力す る位相特性が正のウィンドウ値よりも大きい値の場合、ウィンドウ回路44aは + 1 を出力する。一方、位相特性が負のウィンドウ値よりも小さい値の場合、ウ インドウ回路44aは-1を出力する。また、位相特性が負のウィンドウ値以上 、正のウィンドウ値以下の場合は、ウィンドウ回路44aは0を出力する。

#### [0020]

記録クロック生成回路30aは、図2に示すように、分周信号を出力する分周 設定レジスタ50、分周設定レジスタ50を一方の入力に接続し、分周補正値レ ジスタ49aを他方の入力に接続した加算器51、加算器51を接続したPLL 回路62を備える。分周設定レジスタ50には、図1に示すシステムコントロー ラ31aが出力するコマンド設定信号が入力される。

[0021]

PLL回路62は、クロックを出力する電圧制御発振器(以下において「VCO」という)53と、加算器51が出力する分周補正信号及びVCO53の出力クロックが入力されるプログラマブルカウンタ52と、プログラマブルカウンタ52が一方の入力に接続され、他方の入力に第1の分周器55を接続した位相比較器&チャージポンプ54と、VCO53と位相比較器&チャージポンプ54とを接続するループフィルタ61を備える。第1の分周器55は、ウォブルクロック又は水晶発振器76が出力するクロックを分周する。位相比較器&チャージポンプ54は、プログラマブルカウンタ52が出力するクロックと第1の分周器55が出力するクロックとの位相差に比例した電圧を出力する。VCO53が出力するクロックは、第2の分周器56で更に分周される。

[0022]

システムコントローラ31 aには、図1に示すように、信号処理回路83 a及びサーボ制御回路16から得られる光ディスク11の種類を判別するディスク判別信号が入力される。システムコントローラ31 aは、ディスク判別信号に基づいて光ディスク11の種類を判別する。そして、光ディスク11の種類に応じてコマンド設定信号を出力し、記録クロック生成回路30 aの基準出力周波数を決定する。また、システムコントローラ31 aは、記録、再生等の動作モードに応じて、図1に示す各種回路を制御する。

[0023]

また、復調回路18から出力された再生同期信号は、スイッチ回路65に入力される。ディスクモータ71からのFG(Frequency Generator)信号がディスクモータ制御回路29に入力され、FG信号が一定周期となるようにディスクモータ71が制御される。スイッチ回路65は、ウォブルクロック、FG信号及び再生同期信号をシステムコントローラ31aからの動作モード信号に応じて切り換える。スイッチ回路65により選択されたウォブルクロック、FG信号及び再生同期信号のいずれか1つの信号が、ディスクモータ制御回路29に入力される。ディスクモータ制御回路29は、スイッチ回路65が出力する信号と水晶発振

器76から出力されるクロックとを比較し、この比較結果に応じてディスクモータドライバ28を制御する。尚、ディスクモータ71の制御方式にはCAV (Constant Angular Velocity; 角速度一定)方式及びCLV (Constant Linear Velocity; 線速度一定)方式がある。尚、DVD等の光ディスク装置では、記録時にはCLV方式を、再生時はCAV方式を採用している。

## [0024]

更に、図3に示すように、記録制御回路71aの変調回路24a、プリピットデコーダ27a、ウォブルPLL回路26a、判定回路33a及び記録クロック生成回路30aは、同一の半導体基板95a上にモノリシックに集積化され、半導体集積回路(チップ状態)91aを形成することが可能である。更に、サーボ制御回路16、信号処理回路83a、ディスクモータ制御回路29及びボンディングパッド81a~81kが半導体基板95a上に形成される。

#### [0025]

ここで、ボンディングパッド81aは、マトリクスアンプ15からのサーボ系のエラー信号をサーボ制御回路16に入力するための内部端子である。ボンディングパッド81bはマトリクスアンプ15からのRF信号を復調回路18に入力する内部端子である。同様に、ボンディングパッド81cは変調回路24aと、ボンディングパッド81dはプリピットデコーダ27aと、ボンディングパッド81eはウォブルPLL回路26aと、ボンディングパッド81fはスイッチ回路65と、ボンディングパッド81gはディスクモータ制御回路29と、ボンディングパッド81hはサーボ制御回路16と、ボンディングパッド81iはデータバッファ回路21と、ボンディングパッド81jは図3に示す各回路ブロックと、ボンディングパッド81kはディスクモータ制御回路29及び信号処理クロックPLL回路32とそれぞれ電気的に接続されている。

#### [0026]

具体的には、複数のボンディングパッド81a~81kは、例えば、半導体基板(半導体チップ)95a上に形成された $1\times10^{18}$ cm $^{-3}$ ~ $1\times10^{21}$ cm $^{-3}$ 程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域(ソース領域/ドレイン領域、若しくはエミッタ領域/コレクタ領域等)等に

それぞれ、接続されている。そして、この複数の高不純物密度領域にオーミック 接触するように、アルミニウム(A1)、若しくはアルミニウム合金(A1-S i, Al-Cu-Si)等の金属から成る複数の電極層が形成されている。そし てこの複数の電極層の上部には、酸化膜(SiO<sub>2</sub>)、PSG膜、BPSG膜、 窒化膜( $Si_3N_4$ )、或いはポリイミド膜等から成るパッシベーション膜が形 成されている。そして、パッシベーション膜の一部に複数の電極層を露出するよ うに複数の開口部(窓部)を設け、複数のボンディングパッド81a~81kを 構成している。或いは、複数の電極層と金属配線で接続された他の金属パターン として、複数のボンディングパッド81a~81kを形成してもかまわない。又 、MOSFET等であれば、ポリシリコンゲート電極にアルミニウム(A1)、 若しくはアルミニウム合金(A1-Si、A1-Cu-Si)等の金属からなる 複数のボンディングパッド81a~81kを形成することが可能である。或いは 、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介 して、他の複数のボンディングパッドを設けても良い。ポリシリコンから成るゲ ート電極の代わりに、タングステン(W)、チタン(Ti)、モリブデン(Mo )等の高融点金属、これらのシリサイド(WSi<sub>2</sub>, TiSi<sub>2</sub>, MoSi<sub>2</sub>) 等、或いはこれらのシリサイドを用いたポリサイド等から成るゲート電極でもか まわない。

## [0027]

図3に示す半導体集積回路91 a は、図4に示すように、モールド樹脂98により被覆され、パッケージ状態の半導体集積回路92となる。そして、エラー信号端子82 a はボンディングパッド81 a と、R F 端子82 b はボンディングパッド81 b と、変調信号端子82 c はボンディングパッド81 c と、プリピット信号端子82 d はボンディングパッド81 d と、ウォブル信号端子82 e はボンディングパッド81 e と、F G 信号端子82 f はボンディングパッド81 f と、ディスクモータ端子82 g はボンディングパッド81 g と、データ信号入出力端子82 i はボンディングパッド81 i と、システムコントローラ端子82 j はボンディングパッド81 j と、水晶発振器端子82 k はボンディングパッド81 k とそれぞれボンディングワイヤにより接続されている。或いは、集積回路が配設

されたチップ状態の半導体集積回路91aの表面部を下側に向けたフェイスダウン (フリップチップ) 方式で実装される。フリップチップ構造の場合は、これらのボンディングパッド81a~81kは、図3に示すようにチップ状態の半導体 集積回路91aの周辺部に配置されている必要はない。

[0028]

更に、図4に示すように、パッケージ状態の半導体集積回路92は、プリント基板96上に実装される。エラー信号端子82a、RF端子82b、変調信号端子82c、プリピット信号端子82d及びウォブル信号端子82eはマトリクスアンプ15と、FG信号端子82f及びディスクモータ端子82gはディスクモータドライバ28と、データ信号入出力端子82iはホストコンピュータ75と、システムコントローラ端子82jはシステムコントローラ31aと、水晶発振器382kは水晶発振器76とそれぞれ接続されている。

[0029]

次に、図1、図2、図5及び図6を用いて本発明の第1の実施の形態に係る記録制御回路71aの動作を説明する。

[0030]

(イ)図1に示すマトリクスアンプ15は、図5(a)に示すように、ウォブルの蛇行に相似したウォブル信号を出力する。ピックアップ12内の光ディテクタのA、B、C及びD面から得られる信号をそれぞれA、B、C及びDとすると、ウォブル信号は、(A+B)ー(C+D)なるマトリクス演算により生成される。プリピット信号は、図5(a)及び(b)に示すように、フレームによって発生する数が異なっている。尚、プリピット信号は、DVD規格のフレーム先頭のウォブルの3周期のピーク位置に最大で3個刻まれている。この周期は、DVDの場合は、データのチャネルビットで換算すると186チャネルビットの周期である。規格ではチャネルビットの記録再生周波数は、26.16MHzと決められているため、このウォブル周波数は26.16MHz/186=140.6kHzとなる。光ディスク11上のプリピット信号は、DVDデータフォーマット上のECC(誤り訂正符号化)ブロック単位で1つのコードを形成するように刻まれている。一組のプリピットデータは、3つまたは2つのプリピット信号で

構成される。 また、プリピット信号は2フレームに1組記録されている。

[0031]

(ロ)マトリクスアンプ15が出力するウォブル信号は、図1に示すウォブルPLL回路26aに入力される。ウォブルPLL回路26aは、ウォブル信号を2値化し、その後逓倍することによりウォブルクロックを生成する。ウォブルクロックは、図1に示す変調回路24a及び記録クロック生成回路30aに入力される。ウォブルクロックは、図2に示すように、復調回路24aの内部のウォブルカウント回路57aは、ウォブルクロックをカウントしてセクター同期信号を生成する。セクター同期信号は、図2に示すタイミング制御回路58aに入力される。タイミング制御回路58aには、記録スタート信号びセクター同期信号も入力される。タイミング制御回路58aにおいては、ウォブル信号に同期して記録する場合は、セクター同期信号を基準に記録をスタートする。記録動作が開始となると、図2に示すタイミング制御回路58bが出力するタイミング制御信号が、例えば立ち上がる。エンコードアドレスカウンタ回路40bはタイミング制御信号の立ち上がりと同期して動作を開始する。

[0032]

(ハ) エンコードアドレスカウンタ回路40aは、記録クロックをカウントすることにより、これから記録するデータのアドレス情報を生成する。また、エンコードアドレスカウンタ回路40aは、変調制御信号を出力する。変調制御信号は、変調回路24aが8-16変調を行う際の基準クロックとなるビットクロックを制御する信号である。エンコードアドレスカウンタ回路40aが出力するアドレス情報は、図2に示すアドレスレジスタ42に入力される。一方、マトリクスアンプ15が出力するプリピット信号は、図1に示すプリピットデコーダ27aに入力される。プリピット信号は、図2に示すプリピットデコーダ27aに入力される。プリピット信号は、図2に示すプリピットテコーダ27aの内部のプリピットスライス回路41により波形整形され、プリピットクロックとなる。プリピットスライス回路41が出力するプリピットクロックは、図2に示すように、判定回路33a内のアドレスレジスタ42aに入力される。

[0033]

(二)アドレスレジスタ42 a は、エンコードアドレスカウンタ回路40 a が出力するアドレス情報を、プリピットデコーダ27 a が出力するプリピットクロックと同期してラッチする。この結果、図5 (c)に示すように、記録するデータのアドレス値とプリピット信号の位置関係を求めることが出来る。アドレスレジスタ42 a が出力するラッチ信号は、図2に示すデコーダ43 a に入力される。デコーダ43 a は、記録データが規格上同期するべきポイントを基準に位相特性が生成される。即ち、プリピット信号と記録データの記録シンクとの位置関係により、プリピットと記録シンクの14Tの中心位置のアドレス値との誤差を求め、図6に示すように、これを位相差として出力する。デコーダ43 a が出力する位相特性は、ウィンドウ回路44 a に入力される。

[0034]

(ホ) ここで、ウィンドウ回路44aの正のウィンドウ値が+4、負のウィン ドウ値が-4に設定されているとする。図6に示すように、位相特性は1ウォブ ル間の特性しか線形な領域がない。図6に示す位相特性は、図5(d)に示すよ うに、システムコントローラ 3 1 a が出力する位相判定タイミングパルスと同期 して位相判定処理が施される。ウィンドウ回路44aは、時刻t1においては、 位相特性は+2であり、負のウィンドウ値以上且つ正のウィンドウ値以下である ので、図5(e)に示すように0を出力する。時刻t2においては、位相特性は +3であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので0を出 力する。時刻t3においては、位相特性は+5であり、正のウィンドウ値よりも 大きいのでウィンドウ回路44aは+1を出力する。時刻t4においては、位相 特性は+1であり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので 、ウィンドウ回路44aは0を出力する。時刻t5においては、位相特性は0で あり、負のウィンドウ値以上且つ正のウィンドウ値以下であるので、ウィンドウ 回路44aは0を出力する。時刻t6においては、位相特性は-4であり、負の ウィンドウ値以上且つ正のウィンドウ値以下であるので、ウィンドウ回路44a は0を出力する。時刻t7においては、位相特性は-8であり、負のウィンドウ よりも小さいので、ウィンドウ回路44aは-1を出力する。時刻t8において

は、位相特性は-8であり、負のウィンドウ値よりも小さいので、ウィンドウ回路44aは-1を出力する。ウィンドウ回路44aが出力する分周補正信号は、 分周補正値レジスタ49aに入力される

(へ)分周補正値レジスタ49 a は、ウィンドウ回路44 a が出力する+1、0及び-1をラッチして加算器51に出力する。加算器51は、分周補正値レジスタ49 a が出力する分周補正信号と分周設定レジスタ50が出力する分周信号とを加算する。分周設定レジスタ50には、コマンド設定信号が入力され、図2に示すPLL回路62のプログラマブルカウンタ52をシステムコントローラ31 a が制御する際に用いられる。加算器51で加算された分周補正信号と分周信号は、PLL回路62のプログラマブルカウンタ52に入力される。ウィンドウ回路44 a の出力が-1であれば、エンコードアドレスカウンタ回路40 a が出力する変調制御信号に対して光ディスク11からの入力信号系が遅れている場合である。ウィンドウ回路44 a の出力が+1であれば、エンコードアドレスカウンタ回路40 a が出力する変調制御信号に対して光ディスク11からの入力信号系が進んでいる場合である。

[0035]

(ト)ウィンドウ回路44aが出力する分周補正信号が+1の場合、分周補正値レジスタ49aは、プログラマブルカウンタ52の分周比を増加させる。ウィンドウ回路44aが出力する分周補正信号が-1の場合、分周補正値レジスタ49aは、プログラマブルカウンタ52の分周比を減少させる。加算器51が出力する加算信号は、プログラムカウンタ52に入力される。プログラマブルカウンタ52は、記録クロックを生成するVCO53の発振周波数を制御する。プログラムカウンタ52が出力する分周信号は、位相比較器&チャージポンプ54に入力される。位相比較器&チャージポンプ54には、ウォブルクロックも入力され、ウォブルクロックに同期した記録クロックが生成される。位相比較器&チャージポンプ54の出力はループフィルタ61を介してVCO53に入力される。VCO53が出力するクロックは、第2の分周器56に入力され更に分周されてエンコードアドレスカウンタ回路40aに入力される。

[0036]

このように、第1の実施の形態によれば、記録するべきデータと光ディスク11のプリピットとの位置関係を修正しながら記録動作を行っている。この結果、プリピットデコーダ27aが出力する光ディスク11上のアドレス情報と変調回路24aが出力する記録データのアドレスとを一致させることが可能となる。この修正動作は記録クロックを変調することにより実現される。この結果、記録スタート位置が本来のリンク位置からずれている場合でも、記録している間の本来の規格に従った記録状態とすることが出来る。よって、追加書き込みを、ウォブル信号に同期して開始した場合および記録済みのRF信号に繋いで開始した場合のいずれの場合も、記録動作を行いながら光ディスク11上に規格通りの記録を行うことが出来る。

[0037]

#### (第2の実施の形態)

本発明の第2の実施の形態に係る光ディスク装置は、図7に示すように、記録制御回路71bの変調回路24が、セクター単位のパルスであるセクターパルスを判定回路33bに更に出力し、判定回路33bが、変調回路24bが出力する記録するデータのアドレス情報、プリピットクロック及びセクターパルスにより、規格通りの記録が行われているか判定し、記録クロック制御する点が図1と異なる。記録制御回路71bにおいては、図8に示すように、変調回路24bのウォブルカウント回路57bがウォブルクロックをカウントしてセクターパルスを生成する。

#### [0038]

判定回路33bは、図8に示すように、プリピットクロックをクロック入力端子CKに入力し、エンコードアドレスカウンタ回路40bを入力側に接続した第1のアドレスレジスタ42b、セクターパルスをクロック入力端子CKに入力し、エンコードアドレスカウンタ回路40bを入力側に接続した第2のアドレスレジスタ45、第1のアドレスレジスタ42b及び第2のアドレスレジスタ45の出力側をそれぞれの入力側に接続した第1のデコーダ43b及び第2のデコーダ46、第1のデコーダ43b及び第2のデコーダ46、第1のデコーダ43b及び第2のデコーダ46の出力側をそれぞれの入力側に接続した第1のウィンドウ回路47、第1

のウィンドウ回路 4 4 b 及び第 2 のウィンドウ回路 4 7 の出力を入力するウィンドウ判定回路 4 8、タイミング制御回路 5 8 b にイネーブル端子 E N を接続し、ウィンドウ判定回路 4 8 の出力側に入力側を接続した分周補正値レジスタ 4 9 b を備える。第 1 のデコーダ 4 3 b 及び第 2 のデコーダ 4 6 は、第 1 のアドレスレジスタ 4 2 b 及び第 2 のアドレスレジスタ 4 5 が出力するそれぞれのラッチ信号から位相特性を生成する。第 1 のウィンドウ回路 4 4 b 及び第 2 のウィンドウ回路 4 7 は、第 1 のデコーダ 4 3 b 及び第 2 のデコーダ 4 6 が出力するそれぞれの位相特性とウィンドウ値とを特定のタイミングで比較して分周補正信号をそれぞれ出力する。ウィンドウ判定回路 4 8 は、第 2 のウィンドウ回路 4 7 が出力する分周補正信号を第 1 のウィンドウ回路 4 4 b が出力する分周補正信号よりも優先的に出力する。即ち、ウィンドウ判定回路 4 8 は、第 2 のウィンドウ回路 4 7 が出力する分周補正信号が 0 の場合にのみ第 1 のウィンドウ回路 4 4 b が出力する分周補正信号を出力する。

## [0039]

また、図9に示すように、変調回路24b、プリピットデコーダ27b、ウォブルPLL回路26b、判定回路33b及び記録クロック生成回路30bは、同一の半導体基板95b上にモノリシックに集積化し、半導体集積回路(チップ状態)91bを形成することが可能である。更に、サーボ制御回路16、信号処理回路83b、ディスクモータ制御回路29及びボンディングパッド83a~83kが半導体基板95b上に形成されている。ボンディングパッド83a、83hはサーボ制御回路16と、ボンディングパッド83bは復調回路18と、ボンディングパッド83cは変調回路24bと、ボンディングパッド83dはプリピットデコーダ27bと、ボンディングパッド83eはウォブルPLL回路26bと、ボンディングパッド83fはスイッチ回路65と、ボンディングパッド83gはディスクモータ制御回路29と、ボンディングパッド81iはデータバッファ回路21と、ボンディングパッド83jは図9に示す各回路ブロックと、ボンディングパッド83kはディスクモータ制御回路29及び信号処理クロックPLL回路32とそれぞれ電気的に接続されている。図9に示す半導体集積回路91bは、図4と同様に、プリント基板96上に実装される。

bの正のウィンドウ値が+5、負のウィンドウ値が-5に設定されているとする。時刻t1~t4の期間においては、図10(e)に示すように、第2のデコーダ46が出力する位相特性は+1である。第2のウィンドウ回路47の負のウィンドウ値以上且つ正のウィンドウ値以下であるので、第2のウィンドウ回路47は0を出力する。図8に示すウィンドウ判定回路48は、第2のウィンドウ回路47が出力する分周補正信号が0であるので、第1のウィンドウ回路44bが出力する分周補正信号のみを出力する。この結果、時刻t3において、ウィンドウ判定回路48は、+1を出力している。

#### [0044]

(へ)時刻t5~t8の期間においては、図10(e)に示す第2のデコーダ46が出力する位相特性は-9であり、第2のウィンドウ回路47の負のウィンドウ値よりも小さい。第2のウィンドウ回路47は、時刻t5~t8の期間においては、+1を出力する。ウィンドウ判定回路48は、時刻t5~t8の期間においては、第2のウィンドウ回路47が出力する分周補正信号が0でないので、第1のウィンドウ回路44bが出力する分周補正信号を無視する。この結果、時刻t5~t8の期間においては、図10(g)に示すように、ウィンドウ判定回路48は-1を出力している。ウィンドウ判定回路48が出力する-1、0、+1の値は、分周補正値レジスタ49bによりラッチされる。

#### [0045]

(ト)記録クロック生成回路30bは、分周補正値レジスタ49bが出力する 分周補正信号によりPLL回路62の出力クロックが制御される。記録クロック 生成回路30bが出力する記録クロックは復調回路24bのエンコードアドレス カウンタ回路40bに入力される。

#### [0046]

このように、第2の実施の形態によれば、先ず、記録するデータとプリピットとの位置関係を大まかに一致させている。その後、記録するデータとプリピットとの位置関係の微調整を行っている。したがって、大幅にリンク位置がずれている場合でも本来の規格で定められたデータ位置にデータを記録することが可能となる。

、95b上に集積化しないで外付けの構成とすることも可能である。

[0050]

第1及び第2の実施の形態において、ウィンドウ処理に用いられるウィンドウクロックをシステムコントローラ31a、31bが出力する場合を説明した。しかし、プリピットデコーダ27a、27b内部に、プリピット信号を入力とするウィンドウクロック生成回路を別途備えてもよい。

[0051]

このように、本発明はここでは記載していない様々な実施の形態を含むことは 勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求 の範囲に係る発明特定事項によってのみ定められるものである。

[0052]

【発明の効果】

本発明によれば、記録スタート位置が本来のリンク位置から大きくずれていて も本来の規格で定められたデータ位置に記録可能な記録制御回路、光ディスク装 置及び半導体集積回路を提供できる。

【図面の簡単な説明】

【図1】

第1の実施の形態に係る光ディスク装置の構成を示すブロック図である。

【図2】

第1の実施の形態に係る記録制御回路の構成を示すブロック図である。

【図3】

本発明の第1の実施の形態に係る光ディスク装置の一部を同一半導体基板上に モノリシックに集積化した構成のブロック図である。

【図4】

第1の実施の形態に係る半導体集積回路の実装例を示す模式図である。

【図5】

第1の実施の形態に係る記録制御回路の動作を示すタイムチャートである。

【図6】

第1の実施の形態に係る判定回路の動作を示すタイムチャートである。